英特尔正寻求以全新内存架ĉ00;挑战高带宽内存（HBM）的主导地位，但商业化前景仍遥遥无期。

英特尔近期公布的专利申请揭示了其“跨批次内存”（XBM）架构方案。该设计旨在绕开现有HBM对硅中介层（interposer）的依赖，通过后端工艺晶体管与串行UCIe互连取代传统DRAM及其超宽接口，从而大幅压缩封装成本。

据行业报道，XBM的商业化目标时间节点定在2030年之后，与英特尔联合软银旗下SAIMEMORY共同开发的ZAM内存架构时间线一致。 当前HBM市场由韩国厂商主导，供应紧张与成本高企推动业界探索替代方案，英特尔专利为竞争格局增添新变量，但生态系统壁垒与平台兼容性问题将成其市场化主要障碍。

XBM架构的核心在于将DRAM模块连接至运行速率32 GT/s的UCIe I/O模块，I/O信号通过基础芯片（base die）路由。每个XBM堆栈单芯片容量0.5GB至5GB；子通道由12个数据模块构成，8层堆栈最多容纳96个数据模块，16层可达192个，通道运行频率2GHz。封装形式支持多种配置，包括封装上内存（Memory-on-Package，MoP），可在更小外形尺寸内实现更高带宽与容量，此灵活性被视为其相较于现有HBMǚ..